Appl. No. 10/617,874

Doc. Ref.: BE4

SIC SEMICONDUCTOR DEVICE

Patent number:

JP9172159

Publication date:

1997-06-30

Inventor:

AJIT JANARDHANAN S

Applicant:

INTERNATL RECTIFIER CORP

Classification:

- international:

H01L29/16; H01L29/78; H01L29/861

- european:

Application number:

JP19960268602 19961009

Priority number(s):

Also published as:




GB2306250 (A) FR2740907 (A1) DE19641839 (A1)

Abstract of JP9172159

PROBLEM TO BE SOLVED: To provide a structure of semiconductor device in which on-resistance is reduced, by causing the semiconductor device to include a semiconductor substrate, a material with a wide band gap forming a drift region located thereon, and a crystal growth layer of a semiconductor material located thereon.

SOLUTION: A semiconductor device includes a semiconductor substrate 10, a material with a wide band gap forming drift region 11 located on the semiconductor substrate 10, and a crystal growth layer 12 of a semiconductor material located on the material with the wide band gap. For example, an N-type SiC drift region 11 is arranged on an N<+> Si substrate 10, and an N<-> Si crystal growth layer 12 with a thickness of 3&mu m is grown on an upper part of the drift region 11. In addition, a power MOS FET including P<-> channel regions 13 and 14, P<+> body regions 15 and 16, N<+> sources 17 and 18, a polycrystal gate 19, a gate oxide film 20, an interlayer insulating film 21 and a source contact 22 is arranged on the crystal growth layer 12. Then, a drain contact 23 is arranged on the bottom of the substrate 10.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-172159

(43)公開日 平成9年(1997)6月30日


(51) Int.Cl. ⁶	識別記号	庁内整理番号	FI				技術表示箇所	
H01L 29/16			H01L	29/16				
29/78				29/78		301H		
29/861		9447-4M				652H		
		9447-4M				6 5 2 T		
•				29/91	•	Н		
-	<i>:</i>	審查請求	未請求 請求	℟項の数21	OL	(全 5 頁)	最終頁に続く	
(21)出願番号	特膜平8-268602		(71)出顧	人 591074	389			
		-		インタ	ーナシ	ョナル・レク	チファイヤー・	
(22)出顧日	平成8年(1996)10月	コーポレーション						
				INT	ERN	ATIONA	L RECTI	
(31)優先權主張番号	60/004983	}	FIER CORPORATION					
(32)優先日	1995年10月10日		アメリカ合衆国90245カリフォルニア州					
(33)優先権主張国	米国(US)		エル・	セグン	ド、カンザス	・ストリート		
				233番				
			(72)発明者 ジャナルドハナン・エス・ア		アジット			
		•		アメリ	力合衆	国94086カリフ	フォルニア州サ	
				ニーペ	イル、	コスタ・メサ	・テラス455ー	
,				イー番	イー番			
•	,		(74)代理	人 弁理士	青山	葆 (外2	名)	
	_				•			

(54) 【発明の名称】 S1C半導体装置

(57)【要約】

【課題】 半導体装置、特にパワーデバイスのオン抵抗 を低減する。

【解決手段】 Siから形成された結晶成長層を有する 半導体デバイス構造が、SiCのようなパンドギャップ の広い材料上に配置され、次にそれがSiのような半導 体基板上に配置される。



【特許請求の範囲】

【請求項1】 半導体基板と、

上記半導体基板上に配置されたドリフト領域を形成する バンドギャップの広い材料と、

上記バンドギャップの広い材料上に配置された半導体材料の結晶成長層とを含む半導体装置。

【請求項2】 上記ドリフト領域を形成するバンドギャップの広い材料が、低誘電率、高キャリア移動度の材料である請求項1 に記載の半導体装置。

【請求項3】 上記半導体材料の結晶成長層が約3 μm 10 の厚みである請求項1 に記載の半導体装置。

【請求項4】 上記半導体基板材料がシリコンである請求項1 に記載の半導体装置。

【請求項5】 上記ドリフト領域を形成するバンドギャップの広い材料が炭化シリコンである請求項1に記載の 半導体装置。

【請求項6】 上記半導体材料の結晶成長層がシリコンである請求項1 に記載の半導体装置。

【請求項7】 上記半導体基板材料がシリコンであり、 上記ドリフト領域を形成するバンドギャップの広い材料 20 が炭化シリコンであり、

上記半導体材料の結晶成長層がシリコンである請求項 1 に記載の半導体装置。

【請求項8】 ドープされた半導体基板と、

上記ドープされた半導体基板上に配置されたドリフト領域を形成するドープされたバンドギャップの広い材料 と

上記バンドギャップの広い材料上に配置された半導体材料のドープされた結晶成長層とを含むMOSFET半導体装置。

【請求項9】 上記ドリフト領域を形成するドープされたバンドギャップの広い材料が、低誘電率、高キャリア移動度の材料である請求項8に記載のMOSFET半導体装置。

【請求項10】 上記半導体材料の結晶成長層が約3μ mの厚みである請求項8に記載のMOSFET半導体装 圏

【請求項11】 上記半導体基板材料がシリコンである 請求項8に記載のMOSFET半導体装置。

【請求項12】 上記ドリフト領域を形成するバンドギ 40 ャップの広い材料が炭化シリコンである請求項8 に記載 のMOSFET半導体装置。

【請求項13】 上記半導体材料の結晶成長層がシリコンである請求項8 に記載のMOSFET半導体装置。

【請求項14】 上記半導体基板材料がシリコンであり、

上記ドリフト領域を形成するパンドギャップの広い材料 が炭化シリコンであり、

上記半導体材料の結晶成長層がシリコンである請求項8 に記載のMOSFET半導体装置。 【請求項15】 ドープされた半導体基板と、

上記ドープされた半導体基板上に配置されたドリフト領域を形成するドープされたパンドギャップの広い材料 と

上記パンドギャップの広い材料上に配置された半導体材料のドープされた結晶成長層とを含む半導体ダイオート.

【請求項16】 上記ドリフト領域を形成するドープされたバンドギャップの広い材料が、低誘電率、高キャリア移動度の材料である請求項15 に記載の半導体ダイオード。

【請求項17】 上記半導体材料の結晶成長層が約3μmの厚みである請求項15に記載の半導体ダイオード。 【請求項18】 上記半導体基板材料がシリコンである 請求項15に記載の半導体ダイオード。

【請求項19】 上記ドリフト領域を形成するバンドギャップの広い材料が炭化シリコンである請求項15 に記載の半導体ダイオード。

【請求項20】 上記半導体材料の結晶成長層がシリコンである請求項15 に記載の半導体ダイオード。

【請求項21】 上記半導体基板材料がシリコンであり、

上記ドリフト領域を形成するバンドギャップの広い材料 が炭化シリコンである請求項15に記載の半導体ダイオード。

【発明の詳細な説明】

[0001]

[0002]

【従来の技術】炭化シリコン(SiC)は、シリコン(Si)より広いバンドギャップを有し、それゆえに、SiCは、Siより高い臨界アバランシ電界を有し、高電圧装置においてシリコンより100倍高い性能の電位を備える。特に、3C-SiCはSiより約4倍高い臨界アバランシ電界を有し、4H-SiCはSiより約10倍高い臨界アバランシ電界を有し、4H-SiCはSiより約10倍高い臨界アバランシ電界を有する。SiCの高い臨界電界は、より高いドービングとより薄いドリフト領域を許容し、これにより通常のSiパワーデバイスに比べてSiCパワーデバイスのオン抵抗を低減することができる。

[0003]

【発明が解決しようとする課題】しかし、一般に、Si Cデバイスには問題がある。即ち、ドーパントをSiC 材料中に拡散させることが困難であった。特に、SiC 中へのドーパントの拡散には1800℃の領域の温度が 50 必要となる。他のSiCの使用の問題は、SiCが半導

2

体装置のチャネル材料として使われた場合、この材料は 低いMOSチャネルキャリア移動度を示し、チャネルの 導電率が低下することである。そこで、本発明は、かか る欠陥を解決し、オン抵抗を低減した半導体装置の構造 を提供することを目的とする。

[0004]

【課題を解決するための手段】本発明は、上述の従来技 術の欠陥を解決する半導体構造を提供するものであり、 該半導体装置はSiC材料のボディ上にSiの薄い結晶 成長層を有するものである。該薄い結晶成長層は約3 μ 10 mの厚さであることが好ましい。本発明の構造は、パワ -MOSFET、トレンチパワーMOSFET、ダイオ ード、および他の半導体装置にも使用することができ る。コスト低減のために、上記SiC層は高ドープのS i 基板上に形成することができる(3C-SiCは、S i上に容易に成長できることが文献に報告されてい る)。例えば、結晶成長したシリコン層を有するパワー MOSFETのような構造は、現行のプロセスを用いた 現行のシリコンパワーMOSFET製造設備で製造可能 である。本発明の構造を利用した (例えばパワーMOS 20 厚(W)を備えた阻止電圧を維持できなければならな FETのような) デバイスのドリフト領域は主にSiC から成り、SiCのドーピングはSiのドーピングより ずっと高くできるため、(一方、従来のSiデバイスと 同じ電圧を供給でき)、本発明の新しいデバイス構造 は、従来のSiパワーデバイスに比べてより低いオン抵 抗を提供することができる。しかし、本発明のデバイス 構造のブレイクダウン電圧は、なおも、少なくともSi 中の一部に形成されたPボディ/N-ドリフト領域接合 の臨界電位により限定される。例えば、高電圧デバイス (例えば60 Vより高い)では、本発明のデバイス構造 30 では、従来のSiデバイスに比べて20%-90%低い オン抵抗の提供が期待される。本発明の新しい構造で は、Pボディ/N-ドリフト領域接合を、完全にSi中 に、またはSi/SiCへテロ接合に形成することがで きる。大きな改良としては、Si層はより薄く形成さ れ、Pボディ拡散はPボディ/N-ドリフト領域接合が SiC中に形成されるように作られることが好ましい。 しかし、そのような構造は、Si中でのドーパントの拡 散に比べて、高温で、長時間のSiC中へのドーパント の拡散が必要となる。他のバンドギャップの広い半導体 40 材料を利用した構造が、説明したSiC材料の代わりに 使用でき、本発明に採用できることは留意すべきであ る。本発明の他の特徴および長所は、添付図面を用いて 言及する以下の記載から明らかになるであろう。 [0005]

【発明の実施の形態】添付図面において、図1は、本発 明による新しいSiCパワーDMOSFET構造であっ て、N型SiCドリフト領域11が従来型のN'Si基 板上に配置された構造を示す。SiC領域11はSiよ り、より髙濃度にドープされ、SiC領域11は、従来 50 晶成長層12中に接合を提供するために使用することが

技術のSiドリフト領域より小さい抵抗を有する一方、 高いブレイクダウン電圧をも有する。3μm厚のN-結 晶成長層12は、SiCドリフト領域11の上部に成長 される。従来の (P-チャネル領域13、14;ボディ 領域15、16;N*ソース17、18;多結晶ゲート 19;ゲート酸化膜20;層間酸化膜21;上を覆った ソースコンタクト22のような)パワーMOSFET接 合が、N-結晶成長層12上に配置される。ドレインコ ンタクト23が、基板10のボトム上に配置される。図 6を参照すると、SiC領域11中の電荷量が、同一の ブレークダウン電圧のシリコンの電荷量の3倍以上であ ることが示されている。図6は、P型Si51とN型S iC52との接合50であって、対応するE電界が供給 されている接合を示す。SiMOSFETに比べて、ド レイン領域がより低いオン抵抗を得るためには、高電圧 を維持するためのドリフト領域のドーピング(N。)は 髙くすべきであり、髙電圧を維持するためのドリフト領 域の厚さ(W)は小さくすべきである。言い代えれば、 ドレイン領域は、高いドーピング(N。)および最小膜 い。接合50において、ガウスの法則により、以下の式 が成立する。

 $\varepsilon_{s_1} * E_{s_1} = \varepsilon_{s_1c} * E_{s_1c}$ $E_{s1} \sim (\varepsilon_{s1c}/\varepsilon_{s1}) * E_{s1c}$ Es,~0.82*Esic、 3C-SiCの場合 Esic~1.21*Esi、 3C-SiCの場合 一般に、ドリフト領域の均一ドーピングに対して、以下 の関係が成立する。

 $E_{\epsilon} = q N_{b} W_{\epsilon} / \epsilon$

但し、E。はブレイクダウンにおけるこの構造の臨界ア バランシブレイクダウン電界である。

 $E_{s+c} = 1.21 * E_{c,s+}$ E電界の傾き=dE/dY=qN_o/ ϵ ドリフト領域ドーピングN。はEarter, www. に比例し、 ドリフト領域厚さWはεに比例する。上述の式は、最短 距離でE電界がOになる(最小ドリフト領域厚さW)た めには、ドリフト領域材料の誘電率(ε)が可能な限り 低くあるべきであることを示す。このように、より高い ドリフト領域ドーピングに対しては、ドリフト領域は、 シリコンに比べてより高い臨界アバランシ電界を備えた 材料から形成されるべきである。より小さいドリフト領 域厚さに対して、ドリフト領域は、シリコンに比べてよ り低い誘電率を備えた材料から形成されるべきである。 SiCはSiに比べて、より高い臨界アバランシ電界お よびより低い誘電率を有する。このように、SiCはド リフト領域材料として、ドリフト領域の抵抗を低くする のに良く適し、ドリフト領域は、実質上S i Cのような 材料から形成されるべきである。

【0006】図1を参照して、所望のトポリジがN-結

5

でき、それにより本発明による他のMOSゲートデバイ スを得ることができる。図2は、本発明による構造を使 用したショットキバリヤダイオードを示す。 図1の要素 に類似する要素は、同様の引用番号を有する。図1およ び図2の構造の間の大きな相異は、(i)領域12が接 合を有しない(むしろ従来のガードリングが用いられ る) こと、(ii) カソード22Aは、モリブデンのよう な高い仕事関数の材料であることが好ましいことであ る。上述のように、SiC材料中の電荷量は、同じブレ イクダウン電圧のSi中の電荷量に比べてずっと高く、 それゆえに、デバイスの導電性は、同じプレイクダウン 電圧を有する従来のデバイス以上に改良される。図3 は、本発明の構造を用いたトレンチパワーMOSFET を示す。特に、P・ボディ31から延びるPシリコン層 30は、ゲート酸化膜32に向かって配置され、酸ゲー ト酸化膜32はシリコン中にエッチングされたトレンチ に沿っている。 該トレンチは多結晶シリコンゲート33 で充填されている。N'ソース拡散領域34はP領域3 0、31中に拡散され、ソースコンタクト22は領域3 1、34およびゲート酸化膜32上に配置される。上で 20 議論したように、SiC材料中の電荷量は、同じブレイ クダウン電圧のSiの電荷量よりずっと高い。図4のデ バイスは、本発明によるMOSFETの代わりの具体例 であり、図1のデバイスに類似する。図4のデバイスで は、P⁺ベース15および16が直接SiCドリフト領 域11に接続し、比較的狭い結晶成長層12を残す。図 5のデバイスは、P・領域31、P領域30およびN型 領域11の間の接合がSi/SiCへテロ接合に形成さ れる点を除いて、図3のデバイスに類似する。本発明に ついては特別な具体例との関係で説明してきたが、多く 30 の他の変化、変形および他の用途は、当業者にとって明米

ドレイン

* らかになるであろう。それゆえに、本発明は、この特別 な説明により限定されるものではなく、添付の請求項に よってのみ限定されるべきである。

[0007]

【発明の効果】Si半導体装置のドリフト領域にSiCを用いるととより、ドーバント拡散の容易性、MOSチャネルの高いキャリア移動度を維持しつつ、半導体装置、特にパワーデバイスのオン抵抗の低減が可能となる

10 【図面の簡単な説明】

【図1】 本発明の構造を用いたパワーDMOSFET デバイスの断面図である。

【図2】 本発明の構造を用いたショットキバリアダイ オードデバイスの断面図である。

【図3】 本発明の構造を用いたトレンチパワーMOS FETデバイスの断面図である。

【図4】 本発明の構造を用いたパワーDMOSFET デバイスの代わりの具体例の断面図である。


【図5】 本発明の構造を用いたトレンチパワーMOS FETデバイスの代わりの具体例の断面図である。


【図6】 本発明の図4のデバイスによる、P型シリコンおよびN型炭化シリコンの接合の断面図および対応する上記接合を横切るE電界分布である。

【図7】 図1のデバイス構造のより高い電圧を供給する接合の断面図および対応するE電界分布である。

【符号の説明】

10 N*基板、11 N*ドリフト領域、12 N*結晶成長層、15、16 P*ベース領域、17、18 N*ソース、19 多結晶シリコンゲート、20ゲート酸化膜、21 層間酸化膜、22 ソースコンタクト、23、ドレインコンタクト。





フロントページの続き

(51)Int.Cl.⁶

識別記号 庁内整理番号

F I H O 1 L 29/91 技術表示箇所

D